第1頁,共1頁

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-112336

(43)Date of publication of application: 23.04.1999

(51)Int.Cl.

HO3L 7/095

HD3L 7/08

(21)Application number: 09-267253

(71)Applicant: MATSUSHITA ELECTRIC WORKS LTD

(22)Date of filing:

30.09.1997

(72)Inventor: IHIRA YASUHISA


AOYAMA KEIICHI

(54) DIGITAL PLL CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a digital PLL circuit where a system operating by using an output clock surely and stably operates.

SOLUTION: A phase comparison part 1 is provided with a comparator 3 detecting the rising phase difference of a reference clock and an output clock and outputting an up signal or a down signal when the detected phase difference becomes out of a prescribed permission range and an unlocking detector 4 outputting an unlocking signal showing that the phase of the output clock is in an unlocking state when the up signals or the down signals are continuously outputted twice. Since the phase synchronous state of the output clock with the reference clock is recognized in the system of a post-stage by the unlocking signal, the unlocking signal is changed from an L level to an H level and the system of the post-stage can be started. Then, the system operating by using the output clock can surely and stably operate.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出腳公開番号

特開平11-112336

(43)公開日 平成11年(1999) 4月23日

		• • • • • • • • • • • • • • • • • • • •			
(51) Int.Cl.4		他们记号	FΙ		
HOSL	7/095		HOBL	7/08	В
	7/08				L

審査開歌 未請求 前求項の数1 OL (全 6 頁)


(21)出國番号	特颐平9-267253	(71) 出顧人	000005832 松下佩工株式会社
(22)出頭日 	平成9年(1997) 9月30日 -	(72) 発明省	大阪府門實市大字門真1048番地
act a third		(72)発明者	式会社内 肯山 啓一 大阪府門爽市大字門真1048番地松下电工株 式会社内
	·	(74)代理人	<u>井</u> 型士 西川 憲清 (外1名)

(54) 【発明の名称】 ディジタルPLL回路

(57)【要約】

【談題】出力クロックを用いて動作するシステムが研究 に安定動作し得るディジタルPLL回路を提供する。

【解決手段】位相比較部1は、基準クロックと出力クロックの立ち上がりの位相差を検出するとともに検出した位相差が所定の許容範囲から外れた場合にアップ信号を出力する比較器3からのアップ信号又はグウン信号が連続して2回出力された場合に出力クロック位相がアンロック状態であることを示すアンロック信号を出力するアンロック検出器4とを具備する。而して、出力クロックの逃準クロックとの位相同期状態がアンロック信号によって後段のシステムで認識されるので、アンロック信号がLレベルからHレベルに変化すると直ちに後段のシステムを立ち上げることが可能となり、出力クロックを用いて動作するシステムが確実に安定動作し得る。



(2)

特爾平11-112336

【特許謝求の施囲】

【請求項1】 外部から入力される逃却クロックと外部 へ出力する出力クロックの位相を比較する位相比較部 と、基準クロックの周波数よりも高い周波数の基本クロ ックを位相比較部における比較結果に応じて設定される 分周比で分周する可変分周部とを備え、出力クロックの 位相を基準クロックの位相に略一致させるディジタルP しし回路であって、基準クロックと出力クロックの立ち 上がりの位相差を検出するとともに検出した位相差が所 定の許容範囲から外れた場合にアップ信号又はダウン信 10 号を出力する比較器と、比較器からのアップ信号又はダ ウン信号が所定の条件で出力された場合に出力クロック の位相がアンロック状態であることを示すアンロック信 号を出力するアンロック検出器とを位相比較部に具備 し、可変分周部は、通常出力クロックの周波数を基準ク ロックの周波数に略一敌させる第1の分別比に設定され るとともにアップ信号が入力されている場合には第1の 分周比よりも小さい郊2の分周比に設定され且つダウン 信号が入力されている場合には第1の分周比よりも大き い第3の分別比に設定されて成ることを特徴とするディ ジタルPLし回路。

1

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ディジタル信号処 理によるデータ伝送システムなどに利用されるディジタ ルPLL (フェーズ・ロック・ループ) 回路に関するも のである.

[0002]

【従来の技術】図7は従来のディジタルPLL回路の一 例を示すプロック図である。この従来例は、外部から入 30 力される基準クロックと外部へ出力する出力クロックの 位相を比較する位相比較部10と、発振器5から供給さ れ逃弾クロックの周波数よりも高い周波数の基本クロッ クを位相比較部10における比較結果に応じて設定され る分周比で分周する可変分周部11とを備え、出力クロ ックの位相を基準クロックの位相に略一致させるように 動作する。

【0003】位相比較部10は盐準クロックの立ち上が りと出力クロックの立ち上がりを比較し、両者の立ち上 がりの差(位相差)が許容値を越えた場合に後段の可変 40 分周部 1 1 の分周比を設定するためのアップ信号又はダ ウン信号を出力するものである。一方可変分周部11は 上記アップ信号又はダウン信号に基づいて発振器5から 供給される基本クロックを分周する分周比を変化させて 出力クロックの立ち上がりのタイミングを変えることに より、出力クロックの位相を基準クロックの位相に略一 致させるものである。ここで、出力クロックの位相が基 **準クロックの位相と略一致する(同期が収れる)までに** 要する時間(以下、「ロックアップ時間」と呼ぶ。) は、アナログPLL回路の場合と違って上記のようなデ 50 具合が生じてしまう。

ィジタルPLL回路の場合には基準クロックと基本クロ ックを供給する発振器5の特度とから算出することがで きる。従って、上記ディジタルP L L 回路からの出力ク ロックを用いて動作するシステムにおいては、出力クロ ックに基づいて動作する後段のシステムの制御回路やC PUなどの制御部12が少なくとも上記算出されたロッ クアップ時間よりも長い時間を待機した後でシステムの 動作を開始するというようなことが行われる.

[0004]

【発明が解決しようとする課題】しかしながら上記従来 例では、少なくとも算出されたロックアップ時間以上の 時間を待機する必要があり、システムの立ち上り時間が 遅くなる原因となる。また、算出されたロックアップ時 間を経過した後に何らかの原因、例えば基準クロックが 切り替わるなどの原因で基準クロックと出力クロックの 位相がロックアップされずに同期が取れていない状態で あっても、後段のシステムは同期が取れているものとし て助作を続けてしまい、誤動作を引き起こす可能性があ る、図8は途中で起準クロックが切り響わることによ り、出力クロックの立ち上がりが基準クロックの立ち上 がりよりも進んでしまった場合を示している。このようご な場合には、位相比較部1 Oから出力されるダウン信号 によって可変分周部11の分周比が通常の値(N)より も大きい値(N+l)に設定されて出力クロックの立ち 上がりが遅くされる。その結果、出力クロックの立ち上 がりと基準クロックの立ち上がりとの差(位相空)が次 第に減少し、両者の差が許容値内に収まったら位相比較 邵10からのダウン信号の出力が停止する。 よって、上 述のようにダウン信号が出力されている間(ロックアッ プ時間)は出力クロックと基準クロックの同期が収れて いない (位相がロックされていない) にもかかわらず、 後段のシステムでは同期が取れているものとして動作を 続け、誤動作を引き起こしてしまう底がある.

【OOO5】一方、アナログPLL回路の場合では、基 準クロックと出力クロックの立ち上がりの時間差が許容 範囲内であればロック信号、許容施囲を外れた場合にア ンロック信号(負論理の信号であり、ロック状態のとき にHレベル、アンロック状態のときにLレベルとなる信 号)を出力し、後段のシステムにおいてはロック信号 (又はアンロック信号)を受けて動作する構成とするの が一般的である(図9(a)参照)、ところが、ディジ タルPLL回路にて上記構成を採用すると、ロック状態 のディジタルPLL回路の出力クロック特度が可変分周 部11に基本クロックを供給する発振器5の特度に依存 するため、図9(b)に示すように基準クロックと発振 器5の基本クロックの環度差によって周期的にアンロッ ク信号が出力されてしまう。そして、後段のシステムが アンロック信号受信時には動作しないように設定されて いると、システムが周期的に非動作状態になるという不

(3)

特願平11-112336

3

【0006】本発明は上記問題に鑑みて為されたもので あり、その目的とするところは、出力クロックを用いて 動作するシステムが確実に安定動作し得るディジタルP LL回路を提供することにある。

[0007]

【課題を解決するための手段】本発明では、上記目的を 迎成するために、外部から入力される基準クロックと外 部へ出力する出力クロックの位相を比較する位相比較部 と、基準クロックの周波数よりも高い周波数の基本クロ ックを位相比較部における比較結果に応じて設定される 10 分周比で分周する可変分周部とを備え、出力クロックの 位相を基準クロックの位相に略一致させるディジタルP **LL回路であって、基準クロックと出力クロックの立ち** 上がりの位相差を検出するとともに検出した位相差が所 定の許容範囲から外れた場合にアップ信号又はダウン信 号を出力する比較器と、比較器からのアップ信号又はダ ウン信号が所定の条件で出力された場合に出力クロック の位相がアンロック状態であることを示すアンロック信 号を出力するアンロック検出器とを位相比較部に具卵 し、可変分間部は、通常出力クロックの周波数を基準ク ロックの周波数に略一致させる第1の分周比に設定され るとともにアップ信号が入力されている場合には第1の 分周比よりも小さい第2の分周比に設定され且つダウン 信号が入力されている場合には第1の分間比よりも大き い第3の分周比に設定されて成ることを特徴とし、アン ロック信号によって役段のシステムが出力クロックのロ ック・アンロック 状態を的確に判断することができ、出 カクロックを用いて動作する後段のシステムが確実に動 作し得るディジタルPLL回路が提供可能となる。

[8000]

【発明の実施の形態】図1に本発明の一実施形態のプロ ック図を示す。本実施形態のディジタルPLL回路は、 外部から入力される基準クロックと外部へ出力する出力 クロックの位相を比較する位相比較部1と、基準クロッ クの周波数よりも高い周波数の基本クロックを位相比較 部1における比較結果に応じて設定される分周比で分周 する可変分間部2とを備える。

【0009】また、位相比較部1は基準クロックと出力 クロックの立ち上がりの位相差を検出するとともに検出 した位相差が所定の許容範囲から外れた場合にアップ信 号又はダウン信号を出力する比較器3と、比較器3から のアップ信号又はダウン信号が所定の条件で出力された 場合に出力クロックの位相がアンロック状態であること を示すアンロック信号を出力するアンロック検出器4と を具備している.

【0010】比較器3は、出力クロックの立ち上がりの 位相が基準クロックの立ち上がりの位相よりも所定の許 容値X2以上に遅れた場合に、出力クロックの立ち上が りの位相を進めるために可変分周部2における分周比を 小さくする信号 (アップ信号)を出力し、反対に出力ク 50 力される。可変分周部2ではダウン信号が入力されるこ

ロックの立ち上がりの位相が基準クロックの立ち上がり の位相よりも所定の許容値X1 以上に逃んだ場合に、出 カクロックの立ち上がりの位相を遅らせるために可変分 周部2における分間比を大きくする信号(ダウン信号) を出力する、

【0011】一方、可変分周部2は通常、位相比較部1 からアップ信号又はダウン信号の何れも出力されていな い場合に出力クロックの間波数を基準クロックの周波数 に略一致させる第1の分周比(例えばN分周、Nは該 数)に設定されるとともに、アップ信号が入力されると 1周期だけ第1の分間比よりも小さい第2の分周比(例 えば、N-1分周)に設定され、且つダウン信号が入力 されると1周期だけ第1の分周比よりも大きい第3の分 周比(例えば、N+1分周)に設定され、発振器5から **供給される基本クロックを設定された第1~第3の分間** 比で分周して出力クロックとして後段のシステムに出力 するものである。ここで、発振器5から出力される粘本 クロックの周波数は基準クロックの周波数よりも高い周 波数としてある。

- 【0012】次に図2のタイムチャートを参照して本実 施形態の動作を説明する。 本実施形態では、外部から入 力される基準クロックの1周期につき1回の位相補正を 行っている。通常、出力クロックの立ち上がりの位相が 基準クロックの立ち上がりの位相から許容値X1~X2 の範囲内であれば、位相比較部1からはアップ信号及び ダウン信号が出力されず、可変分開部2は第1の分間比 に設定されて発掘器5から供給される基本クロックを第 1の分周比で分周(N分周)したものが出力クロックと して出力される。
- 【0013】ところが時間の経過とともに基準クロック 30 の特度と発振器5の特度の差に起因して基準クロックと 出力クロックの立ち上がりの位相が徐々にずれ始める。 仮に出力クロックの立ち上がりの位相が基準クロックの 立ち上がりの位相よりも許容値X2 以上に遅れた場合に は、出力クロックの立ち上がりの位相を進めるために可 変分周部2における分額比を小さくする信号 (アップ信 号)が位相比較部1の比較器3から出力される。 可変分 周部2ではアップ信号が入力されることで次の基準クロ ックの1周期だけ分周比が第1の分周比から第1の分周 比よりも小さい第2の分周比(N-1)に変更股定され る。その結果、出力クロックの立ち上がりの位相が進ん で基準クロックの立ち上がりの位相との差が許容値X1 ~X2 の範囲内に収まり、可変分周部2の分周比が再び 第1の分周比に戻される。

【0014】一方、出力クロックの立ち上がりの位相が 基準クロックの立ち上がりの位相よりも許容値XI以上 に進んだ場合には、出力クロックの立ち上がりの位相を 選らせるために可変分周部2における分周比を大きくす る信号 (ダウン信号) が位相比較部1の比較器3から出 (4)

特開平11-112336

とで次の基準クロックの1周期だけ分別比が第1の分周 比から第1の分周比よりも大きい第3の分周比(N+ 1)に変更設定される。その結果、出力クロックの立ち 上がりの位相が遅れて基準クロックの立ち上がりの位相 との差が許容値×1~×2の範囲内に収まり、可変分周 部2の分周比が再び第1の分周比に戻される。ここで、 適常は1周期だけの位相補正で許容値×1~×2の範囲 方に収まるのであるが、仮に出力クロックの立ち上がり の位相が2回続けて許容値×1~×2の範囲から外れた 場合には、アンロック校出器4が出力クロックが振り ロックと同期が取れていない状態(アンロック状態) であると判定してアンロック信号(負論理の信号であり、 ロック状態のときにHレベル、アンロック状態のときに ロック状態のときにHレベル、アンロック状態のときに しレベルとなる信号)を出力する。

5

【0015】ここでアンロック検出器4の動作を図3の フローチャートを参照してさらに詳しく説明する。 ディ ジタルPLL回路の動作開始とともにアンロック信号は .. Hレベルに、カウント値はゼロに各々初期設定される。 そして、比較器3での比較結果において基準クロックと 出力クロックの立ち上がりの位相差が許容値X1~X2 . の範囲内にあれば、アンロック信号がHレベルに、カウ ント値がゼロに各々設定され、上記位相差が許容値XI ~X2 の範囲内にある間はこの処理が繰り返される。 【0016】一方、基準クロックと出力クロックの立ち 上がりの位相差が許容値X1~X1の範囲から外れた場 合にはアンロック信号がその直前の値に設定されるとと もにカウント値がインクリメントされる。次にカウント 値が「2」であるか否か、すなわち2周期続けて基準ク ロックと出力クロックの立ち上がりの位相差が許容値X 1 ~X2 の流囲を外れたか否かが判定され、1 周期だけ 30 の場合 (カウント値が「2」でない場合) にはアンロッ ク信号及びカウント値をそのままで比較器3における位 相差の判定処理に戻る。しかし、位相差が2周期続けて 許容値X1 ~X2 の範囲から外れた場合(カウント値が 「2」の場合)にはアンロック状態と判定してアンロッ ク信号がしレベルに設定されるとともにカウント値がゼ 口に初期化されて比較器3における位相差の判定処理に 戻る。

【0017】ところで従来のディジタルPLL回路では、基準クロックと発振器5の特度差とから算出される 40 期間だけ動制的にシステムの立ち上がりが特機させられていたため、図5に示すように実際には出力クロックの位相が同期状態(ロック状態)にあるにもかかわらずシステムを立ち上げることができない場合があった。而して本実権形態によれば、出力クロックの基準クロックとの位相同期状態がアンロック信号によって後段のシステムで認識されるので、図4に示すように位相の非同期状態(アンロック状態)から同期状態(ロック状態)に変わると(アンロック信号がレレベルからHレベルに変化すると)直ちに後段のシステムを立ち上げることが可能 50

となる。また、即作途中に基準クロックが切り替わるなどしたときに、上記従来例では図6に示すように非同知状態(アンロック状態)の出力クロックがそのまま後段のシステムに出力されてしまい、誤動作を引き起こす底があったが、本実施形態では、図2に示すようにそのような場合にアンロック信号が出力されるために後段のシステムで出力クロックがアンロック状態であることが認識でき、誤動作を防止することが可能となる。

6


[0018]なお、本実施形態では連続して2回(2周 10 期)の位相補正が行われた場合にアンロック核出器4に てアンロック状態と判定してアンロック信号を出力する ようにしているが、後段のシステムが許容するならば3 回以上の整数回だけ連続して位相補正が行われた場合に アンロック信号を出力するようにしてもよい。

[0019]

【発明の効果】本発明は上述のように、外部から入力さ れる基準クロックと外部へ出力する出力クロックの位相 を比較する位相比較部と、基準クロックの周波数よりも 高い周波数の基本クロックを位相比較部における比較結 果に応じて設定される分周比で分周する可変分周部とを、 **がえ、出力クロックの位相を基準クロックの位相に略一** 歌させるディジタルPLL回路であって、基準クロック と出力クロックの立ち上がりの位相差を検出するととも に検出した位相差が所定の許容範囲から外れた場合にア ップ信号又はダウン信号を出力する比较器と、比较器か らのアップ信号又はダウン信号が所定の条件で出力され た場合に出力クロックの位相がアンロック状態であるこ とを示すアンロック信号を出力するアンロック検出器と を位相比較部に具備し、可変分周部は、通常出力クロッ クの周波数を基準クロックの周波数に略一致させる第1 の分周比に設定されるとともにアップ信号が入力されて いる場合には第1の分周比よりも小さい第2の分周比に 設定され且つダウン信号が入力されている場合には第1 の分周比よりも大きい第3の分間比に設定されて成るの で、アンロック信号によって後段のシステムが出力クロ ックのロック・アンロック状態を的確に判断することが でき、出力クロックを用いて勁作する後段のシステムが 確実に動作し得るディジタルPLL回路が提供可能とな るという効果がある。

【図面の簡単な説明】

- 【図1】実施形態を示すブロック図である。
- (図2) 同上の動作を説明するためのタイミングチャートである。
- 【図3】同上の動作を説明するためのフローチャートで ある。
- 【図4】同上の動作を説明するための図である。
- (図5) 同上の動作を説明する図である。
- 【図6】同上の動作を説明するタイミングチャートであ
- 50 【図7】従来例を示すブロック図である。



P. 15/15

(6)

特別平11-112336

【図3】

